NITRIDE SEMICONDUCTOR ELEMENT

Publication number: JP2001102629
Publication date: 2001-04-13

Inventor: MARUI HIROMITSU; TANIZAWA KOJI

Applicant: NICHIA KAGAKU KOGYO KK

Classification:

- international: H01L33/00; H01S5/323; H01S5/343; H01L33/00;

H01S5/00; (IPC1-7): H01L33/00; H01S5/343


- european:

Application number: JP19990273948 19990928 Priority number(s): JP19990273948 19990928

Report a data error here

Abstract of JP2001102629

PROBLEM TO BE SOLVED: To provide a nitride semiconductor element in which the forward voltage is lowered through use of an active layer of multiple quantum well structure in order to widen application range to various products. SOLUTION: Forward voltage of a nitride semiconductor element can be lowered without sacrifice of the element characteristics by subjecting the well layer of an active layer having multiple quantum well structure or the single layer of a barrier wall layer to modulation doping with n-type impurities.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特期2001-102629 (P2001-102629A)

(43)公開日 平成13年4月13日(2001.4.13)

(51) Int.Cl.⁷

體別記号

 \mathbf{F} I

テーマコート (参考)

H01L 33/00 H01S 5/343

H01L 33/00

C 5F041

H01S 5/343

5 F O 7 3

審查請求 有 請求項の数3 OL (全 6 頁)

(21)出廢番号

特願平11-273948

(71)出顧人 000226057

(22) 出顧日

平成11年9月28日(1999.9.%)

日亜化学工業株式会社

徳島県阿南市上:中町岡491番地100

(72) 発明者 丸居 宏充

徳島県阿南市上中町岡491番地100 日 亜

化学工業株式会社内

(72)発明者 谷沢 公二

徳島県阿南市上中町岡491番地100 日 亜

化学工業株式会社內


最終頁に続く

室化物半導体素子 (54) 【発明の名称】

(57)【要約】

【課題】 多重量子井戸構造の活性層を用い、種々の応 用製品への適用範囲の拡大を可能とするため、順方向電 圧の低い窒化物半導体を提供する。

【解決手段】 多重量子井戸構造からなる活性層の井戸 層又は障壁層の単一層中にn型不純物を変調ドープする ことで素子特性を悪化させることなく順方向電圧を低減 することが可能な窒化物半導体素子が得られる。



【特許請求の範囲】

【請求項1】 基板上に、少なくともn型窒化物半導体層、活性層及びp型窒化物半導体層を順に有する窒化物半導体素子において、前記活性層が井戸層にInを有する窒化物半導体を含んでなる多重量子井戸構造からなり、前記井戸層もしくは障壁層の単一層中にn型不純物が変調ドープされていることを特徴とする窒化物半導体素子。

【請求項2】 前記障壁層は、アンドープの窒化物半導体からなる下層、n型不純物がドープされている窒化物半導体からなる中間層、及びアンドープの窒化物半導体からなる上層の少なくとも3層が順に積層されていることを特徴とする請求項1に記載の窒化物半導体素子。

【請求項3】 前記n型不純物はSi、Ge、Snの少なくとも1種であることを特徴とする請求項1に記載の窒化物半導体素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、発光ダイオード (LED)、レーザーダイオード(LD)、太陽電池、光センサー等の発光素子、受光素子、あるいはトランジスタ、パワーデバイス等の電子デバイスに使用される窒化物半導体(例えば、 $In_XAl_YGa_{1-X-Y}N$ 、 $O \le X$ 、 $O \le Y$ 、 $X + Y \le 1$)素子に関する。

[0002]

【従来技術】窒化物半導体は高輝度青色LED、純緑色LEDの材料として、フルカラーLEDディスプレイ、交通信号灯、イメージスキャナー光源等の各種光源で実用化されている。これらのLED素子は基本的に、サファイヤ基板状にGaNよりなるバッファ層、SiドープのGaNよりなるn型コンタクト層と、InGaN系単一量子井戸構造(SQW:Single-Quantum-Well)あるいはInGaN系多重量子井戸構造(MQW:Multi-Quantum-Well)の活性層と、MgドープAlGaNよりなるp型クラッド層と、MgドープGaNよりなるp型コンタクト層とが順に積層された構造を有している。

【0003】20mAにおいて、波長450nmの青色 LEDは、単一量子井戸構造では発光出力2.5mW、 外部量子効率5%、多重量子井戸構造では発光出力5m W、外部量子効果9.1%であり、また、波長520n mの緑色LEDは、単一量子井戸構造構造では発光出力 2.2mW、外部量子効率4.3%、多重量子井戸構造 では発光出力3mW、外部量子効果6.3%と非常に優れた特性を示す。

【0004】このように、上記出願人が開示したLED素子は、高出力であり実用に十分適用でき信号などの種々の製品に適用されている。

[0005]

【発明が解決しようとする課題】しかしながら、近年の

省エネなどに応じて、発光出力の低下を伴わずに消費電力を低減させることが可能なLED素子が望まれている現在において、上記のLED素子は十分ではない。上記LED素子は20mAにおいて順方向電圧 (V_f) は3.6V近くあり、さらなる低下が望まれている。

【0006】そこで本発明は、上記問題点を解決し、素子特性に優れた窒化物半導体素子を提供することを目的とする。

[0007]

【課題を解決するための手段】すなわち、本発明は、基板上に少なくともn型窒化物半導体層、活性層及びp型窒化物半導体層を順に有する窒化物半導体素子において、前記活性層が井戸層にInを有する窒化物半導体を含んでなる多重量子井戸構造からなり、前記井戸層もしくは障壁層の単一層中にn型不純物が変調ドープされていることを特徴とする。これにより、素子特性が悪化することなく順方向電圧を低減することが可能な窒化物半導体素子を提供することができる。

【0008】本発明の請求項2に記載の窒化物半導体素子は、アンドープの窒化物半導体からなる下層、n型不純物がドープされている窒化物半導体からなる中間層、及びアンドープの窒化物半導体からなる上層の少なくとも3層が順に積層されている障壁層を有している。これにより障壁層に接している井戸層への不純物の拡散を最小限に防ぎ、井戸層の結晶性が悪化することを抑制できる。

【0009】本発明の請求項3に記載の窒化物半導体素子は、Si、Ge、Snから選択される少なくとも1種のn型不純物を井戸層又は障壁層に有する。

【0010】本発明において、アンドープの窒化物半導体層体層とは意図的に不純物をドープしない窒化物半導体層を示し、例えば原料に含まれる不純物、反応装置内のコンタミネーション、意図的に不純物をドープした他の層からの意図しない拡張により不純物が混入した層及び微量なドーピングにより実質的にアンドープと見なせる層(例えば抵抗率 $3\times10^{-1}\Omega\cdot c$ m以上)も本発明ではアンドープと定義する。

【0011】本発明において、n型不純物が窒化物半導体層に含有されていることを、添加、又はドープなどと示す場合がある。

[0012]

【発明の実施の形態】本願発明者は種々の実験の結果、 発光出力低下を最小限に押さえつつ順方向電圧を低減で きる窒化物半導体を見出し本発明を成すに至った。

【0013】多重量子井戸構造は膜厚が大きくなるため、不純物を有していないアンドープの活性層では抵抗が高くなってしまう。活性層にn型もしくはp型の不純物を加えれば抵抗を低下することができる。

【0014】しかし、不純物の濃度が高すぎるとその層 もしくはその層に接している層の結晶性が悪くなり、発 光出力が低下する傾向がある。

【0015】そこで今回、活性層中の井戸層もしくは障壁層の単一層中にn型不純物をドープする際、変調にドープすることで、活性層を悪化させることなく順方向電圧の低減を可能とする、素子特性に優れた窒化物半導体素子を形成する。

【0016】図1に本発明の形態である、窒化物半導体素子の素子構造の模式的断面図を示す。以下、本実施の形態の窒化物半導体素子について詳述する。

【0017】図1は、基板1上、バッファ層2、アンドープGaN層3、n型不純物を含むn型コンタクト層4、アンドープの下層、n型不純物ドープの中間層及びアンドープの上層の3層からなるn型第1多層膜層5、第3及び第4の窒化物半導体層よりなるn型第2多層膜層6、多重量子井戸構造の活性層7、p型不純物を含むp型多層膜層8、p型不純物ドープGaNよりなるp型コンタクト層が順に積層された構造を有する。更にn型コンタクト層4上にn電極11、p型コンタクト層9上にp電極10がそれぞれ形成される。

【0018】(活性層7)本発明において、活性層7 は、井戸層7bにInを有する窒化物半導体を含んでな る量子井戸構造であり、井戸層7bと障壁層7aとを順 次積層した多層膜構造の多重量子井戸構造である。井戸 層7bと障壁層7aとの積層順は、特に問わず、井戸層 7bから積層して井戸層7bで終わる、井戸層7bから 積層して障壁層7aで終わる、障壁層7aから積層して 障壁層7aで終わる、また障壁層7aから積層して井戸 層7bで終わっても良い。活性層7の膜厚は特に限定さ れず、LED素子などの希望の波長等を考慮して、井戸 層7b及び障壁層7aの各積層数や積層順を調整し活性 層の総膜厚を調整する。具体的には200~8000オ ングストロームであり、好ましくは500~6000オ ングストロームである。活性層7の総膜厚が上記範囲で あると発光出力及び活性層7の結晶成長に要する時間の 点で好ましい。

【0019】(井戸層)井戸層はInを有する窒化物半導体を含有している。井戸層の単一膜厚としては100オングストローム以下、好ましくは70オングストローム以下、さらに好ましくは50オングストローム以下に調整する。井戸層の膜厚の下限は特に限定されていないが、1原子層以上、好ましくは10オングストローム以上である。井戸層の単一膜厚が上記範囲であると、発光出力の向上及び発光スペクトル半値幅の減少の点で好ましい。

【0020】(障壁層7a)一方、障壁層7aの単一膜厚は30~500オングストロームであり、好ましくは50~300オングストロームに調整する。障壁層7aが上記範囲であると光電変換効率が向上し、低V_f及び低リーク電流となり好ましい。また、障壁層7aは井戸層7bよりもバンドギャップエネルギーが大きい窒化物

半導体を選択し、好ましくは $I n_Y Ga_{1-Y} N (0 \le Y < 1 \times X > Y)$ 又は $A l_Z Ga_{1-Z} N (0 < Z < 0.5)$ とする。ただし、井戸層 7 b 及び障壁層 7 a を I n A 1 N とすることも可能である。

【0021】(n型不純物)本発明で活性層7にドープするn型不純物にはSi、Ge、Sn、S、O、Ti、Zr等のIV族、若しくはVI族元素を用いることができる。好ましくはSi、Ge、Snを、さらに好ましくはSiを用いる。

【0022】(変調ドープ)活性層7にn型不純物をド ープする際、井戸層7bもしくは障壁層7aの単一層中 において変調ドープする。変調ドープとは、一方の層の 不純物濃度を小さく、好ましくは不純物をドープしない 状態のアンドープとし、その隣り合うもう一方を高濃度 にドープする方法で、闘値電圧、順方向電圧等を低減さ せることができる。これは不純物濃度の低い層を多層膜 層中に存在させることより、その層の移動度が大きくな り、また不純物濃度が高濃度の層も同時に存在すること により、キャリア濃度が高いままで多層膜層が形成でき ることによる。つまり、不純物濃度が低い移動度の高い 層と、不純物濃度が高いキャリア濃度が大きい層とが同 時に存在することにより、キャリア濃度が大きく、移動 度も大きい層がクラッド層となるために、闘値電圧、順 方向電圧が低下すると推察される。なお、変調ドープす る場合には、不純物濃度差は1桁以上とすることが好ま しい。

【0023】本発明で、井戸層7bにn型不純物をドープする場合、単一層中にn型不純物ドープ層とアンドープ層の2層構造にすることが好ましい。n型不純物のドープ量(濃度)は、1×10¹⁷/cm³~1×10¹⁹/cm³、好ましくは6×10¹⁷/cm³~7×10¹⁸/cm³、より好ましくは9×10¹⁷/cm³~5×10¹⁸/cm³である。またドープ層の膜厚は、10オングストローム~50オングストローム、好ましくは10オングストローム~30オングストローム、より好ましくは10オングストローム~30オングストローム、より好ましくは10オングストローム~30オングストロームである。

【0024】一方、本発明で障壁層7aにn型不純物をドープする場合、単一層中にアンドープの窒化物半導体からなる下層7a-(1)、n型不純物がドープされている窒化物半導体からなる中間層7a-(2)、及びアンドープの窒化物半導体からなる上層7a-(3)の少なくとも3層が順に積層された3層構造にすることが好ましい。n型不純物のドープ量(濃度)は、1×10¹⁷/cm³~1×10¹⁹/cm³、好ましくは6×10¹⁷/cm³~7×10¹⁸/cm³、より好ましくは9×10¹⁷/cm³~5×10¹⁸/cm³である。またドープ層の膜厚は、10オングストローム~100オングストローム、好ましくは10オングストローム~60オングストローム、より好ましくは10オングストローム~30オングストロームである。この範囲であると良好な結晶性

と低い抵抗率を得る点で好ましい。

[0025]

【実施例】以下、本発明の実施例について説明する。なお、本発明は以下に示す実施例のみに限定されるものではない。

【0026】[実施例1]図1を元に、本発明の素子の実施例1の製造方法について述べる。

【0027】(基板1)サファイア(C面)よりなる基板1をMOVPEの反応容器内にセットし、容器内を水素で十分に置換した後、水素を流しながら基板の温度を1050℃まで上昇させ、基板のクリーニングを行う。 基板1はサファイアC面の他、R面、A面を主面とするサファイア基板、スピネル(MgAl₂O₄)のような絶縁件の基板、SiC(6H、4H、3Cを含む)、Si、ZnO、GaAs、GaN等の半導体基板を用いることができる。

【0028】(バッファ層2)続いて温度を510℃まで下げ、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)とを用い、基板上にGaNよりなるバッファ層2を約200オングストロームの膜厚で成長させる。なお、このバッファ層2は基板の種類、成長方法によっては省略できる。また、このバッファ層2はA1の割合の小さいA1GaNを用いることもできる。

【0029】(アンドープGaN層3)バッファ層2成長後、TMGのみを止めて、温度を1050℃まで上昇させる。1050℃になったら、同じく原料ガスにTMG、アンモニアガスを用い、アンドープGaN層3を1.5μmの膜厚で成長させる。

【0030】(n型コンタクト層4)続いて1050℃で、同じく原料ガスにTMG、アンモニアガス、不純物ガスにシランガスを用い、 $Si \times 5 \times 10^{18} / cm^3$ ドープしたGaNよりなるn型コンタクト層4を2. 165 μ mの膜厚で成長させる。

【0031】(n型第1多層膜層5)次に、シランガスのみを止め、1050℃でTMG、アンモニアガスを用い、アンドープGaNよりなる下層を3000オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを4×10¹⁸/cm³ドープしたGaNよりなる中間層を300オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層を50オングストロームの膜厚で成長させ、3層からなる層膜厚3350オングストロームのn型第1多層膜層5を成長させる。

【0032】(n型第2多層膜層6)次に、同様の温度で、アンドープGaNよりなる窒化物半導体層を40オングストローム成長させ、次に温度を800℃にしてTMG、TMI、アンモニアを用い、アンドープ $In_{0.3}$ $Ga_{0.7}$ Nよりなる窒化物半導体層を20オングストローム成長させる。これらの操作を繰り返し、交互に 10

層ずつ積層した超格子構造の多層膜よりなる n型第2多層膜層6を600オングストロームの膜厚で成長させる。

【0033】(活性層7)次にTMG、アンモニアを用いアンドープのGaNよりなる下層7a-(1)を120オングストロームの膜厚で成長させる。続いて同温度にてシランガスを追加しSiを1×10¹⁸/cm³ドープしたGaNよりなる中間層7a-(2)を10オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a-(3)を120オングストロームの膜厚で成長させ、このような3層からなる総膜厚250オングストロームの障壁層7aを成長させる。

【0034】次に、同様の温度で、TMG、TMI、アンモニアを用い、アンドープIn_{0.3}Ga_{0.7}Nよりなる井戸層7bを30オングストロームの膜厚で成長させる。これらの操作を繰り返し、Siをドープした3層構造の障壁層7aとアンドープの井戸層7bを交互に6層ずつ積層させる。最後にアンドープの障壁層7a′を膜厚250オングストロームで積層させ、総数13層、総膜厚1930オングストロームの多重量子井戸構造よりなる活性層を成長させる。これにより、障壁層は7層中下方から6層目までがSiドープの3層構造となる。

【0035】(p型多層膜層8)次に、温度1050℃でTMG、TMA、アンモニア、Cp2Mg(シクロペンタンジエニルマグネシウム)を用い、Mgを5×10¹⁹/cm³ドープしたp型A1_{0.2}Ga_{0.8}Nよりなる窒化物半導体層を40オングストロームの膜厚で成長させ、続いて温度を800℃にして、TMG、TMI、アンモニア、Cp2Mgを用いMgを5×10¹⁹/cm³ドープしたIn_{0.02}Ga_{0.98}Nよりなる窒化物半導体層を25オングストロームの膜厚で成長させる。これらの操作を繰り返し、p型AIGaN層とp型InGaN層を交互に5層ずつ積層して、総数10層、総膜厚325オングストロームの超格子構造の多層膜よりなるp型多層膜層8を成長させる。

【0036】(p型コンタクト層9)続いて1050℃で、TMG、アンモニア、Cp₂Mgを用い、Mgを1×10²⁰/cm³ドープしたp型GaNからなるp型コンタクト層9を1200オングストロームの膜厚で成長させる。

【0037】反応終了後、温度を室温まで下げ、さらに 窒素雰囲気中、ウェーハを反応容器内において700℃ でアニーリングを行い、p型層を更に低抵抗化する。

【0038】アニーリング後、ウェーハを反応容器から取り出し、最上層のp型コンタクト層の表面に所定の形状のマスクを形成し、RIE(反応性イオンエッチング)装置でp型コンタクト層9側からエッチングを行い、図1に示すようにn型コンタクト層4の表面を露出させる。

【0039】エッチングによりpn各半導体表面を露出させた後、スパッタリング法により各電極をそれぞれ形成させる。

【0040】こうして得られたLED素子は、20mA において463nmの青色発光を示し、 V_f は3.36 V、発光出力は6.5mWであった。

【0041】[実施例2]活性層7を形成する際、Siをドープした3層構造の障壁層7aを、7層のうち全て7層をSiドープの3層構造とする他は実施例1と同様にしてLED素子を形成した。

【0042】こうして得られたLED素子は、20mA において468nmの青色発光を示し、 V_f は3.4 V、発光出力は<math>6.5mWであった。

【0043】「実施例3】活性層7を形成する際、Siをドープした3層構造の障壁層7aを、7層のうち下方から3層目までがSiドープの3層構造とし、上部4層をアンドープの障壁層7a′とする他は実施例1と同様にしてLED素子を形成した。

【0044】こうして得られたLED素子は、20mA において471nmの青色発光を示し、 V_f は3.45 V、発光出力は6.69mWであった。

【0045】[実施例4]活性層7の障壁層7aを形成する際、TMG、アンモニアを用いアンドープのGaNよりなる下層7a-(1)を116.6オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを1×10¹⁸/cm³ドープしたGaNよりなる中間層7a-(2)を16.8オングストロームの膜厚で、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a-(3)を116.6オングストロームの膜厚で成長させ、このような3層からなる総膜厚250オングストロームの障壁層7aを成長させる他は実施例1と同様にしてLED素子を形成した。

【0046】こうして得られたLED素子は、20mA において459nmの青色発光を示し、 V_f は3.27 V、発光出力は<math>6.03mWであった。

【0047】[実施例5]活性層7の障壁層7aを形成する際、TMG、アンモニアを用いアンドープのGaNよりなる下層7a-(1)を141.6オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを1×10¹⁸/cm³ドープしたGaNよりなる中間層7a-(2)を16.8オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a-(3)を141.6オングストロームの膜厚で成長させ、このような3層からなる総膜厚300オングストロームの障壁層7aを成長させる他は実施例1と同様にしてLED素子を形成した。

【0048】こうして得られたLED素子は、20mA において459nmの青色発光を示し、 V_f は3.40

V、発光出力は5.93mWであった。

【0049】[実施例6]活性層7の障壁層7aを形成する際、TMG、アンモニアを用いアンドープのGaNよりなる下層7a-(1)を166.6オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを1×10¹⁸/cm³ドープしたGaNよりなる中間層7a-(2)を16.8オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a-(3)を166.6オングストロームの膜厚で成長させ、このような3層からなる総膜厚350オングストロームの障壁層7aを成長させる他は実施例1と同様にしてLED素子を形成した。

【0050】こうして得られたLED素子は、20mA において457nmの青色発光を示し、 V_f は3.45 V、発光出力は<math>6.41mWであった。

【0051】[実施例7]活性層7の障壁層7aを形成する際、TMG、アンモニアを用いアンドープのGaNよりなる下層7a-(1)を191.6オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを1×10¹⁸/cm³ドープしたGaNよりなる中間層7a-(2)を16.8オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a-(3)を191.6オングストロームの膜厚で成長させ、このような3層からなる総膜厚400オングストロームの障壁層7aを成長させる他は実施例1と同様にしてLED素子を形成した。

【0052】こうして得られたLED素子は、20mA において459nmの青色発光を示し、 V_f は3.50 V、発光出力は6.21mWであった。

【0053】[実施例8]活性層7の障壁層7aを形成する際、TMG、アンモニアを用いアンドープのGaNよりなる下層7a-(1)を241.6オングストロームの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを1×10¹⁸/cm³ドープしたGaNよりなる中間層7a-(2)を16.8オングストロームの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層7a-(3)を241.6オングストロームの膜厚で成長させ、このような3層からなる総膜厚500オングストロームの障壁層を成長させる他は実施例1と同様にしてLED素子を形成した。

【0054】こうして得られたLED素子は、20mA において462nmの青色発光を示し、 V_f は3.55 V、発光出力は6.31mWであった。

[0055]

【発明の効果】以上説明したように、基板上に少なくともn型窒化物半導体層、活性層及びp型窒化物半導体層を順に有する窒化物半導体素子において、前記活性層が

!(6) 001-102629 (P2001-102629A)

井戸層にInを有する窒化物半導体を含んでなる多重量子井戸構造からなり、前記井戸層もしくは障壁層の単一層中にn型不純物を変調ドープすることで、素子特性の悪化を引き起こすことなく順方向電圧を低減することができる。バリア層のうち、最終に積層されるラストバリア層へのドープの有無による違いは特に見られなかったが、ラストバリア層がp型多層膜層、p型コンタクト層の下地となることを考慮すると、ラストバリア層はアンドープが望ましいと考えられる。

【図面の簡単な説明】

【図1】本発明の一実施の形態であるLED素子の構造を示す模式的断面図である。

【図2】本発明の一実施の形態であるLED素子の活性 層の構造を示す模式的断面図である。

1・・・サファイア基板

2・・・バッファ層

3···アンドープGaN層

4···n型コンタクト層

5···n型第1多層膜層

6···n型第2多層膜層

7・・・活性層

7a・・・n型ドープ障壁層

7a-(1)・・・アンドープ下部障壁層

7a-(2)・・・n型ドープ中間部障壁層

7a-(3)···アンドープ上部障壁層

7 a´・・・アンドープ障壁層

7 b・・・アンドープ井戸層


8·・・p型多層膜層

9・・・p型コンタクト層


10···p電極

11···n電極

【図1】



【図2】



フロントページの続き

F 夕 一 ム (参考) 5F041 AA24 CA05 CA33 CA34 CA35 CA40 CA40 CA46 CA54 CA56 CA57 CA65 CA73 CA74 FF01 FF13 5F073 AA74 BA09 CA07 CB02 CB05 CB17 CB22 DA05 DA16 DA21 EA29

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
RAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.